微電子元器件的可靠性研究論文
隨著科技的不斷發(fā)展，信息處理效率的提高，微電子器件的尺寸越來越小，這使得微電子器件的可靠性問題逐漸凸顯出來.微電子器件可靠性主要受四個(gè)方面的影響：柵氧化層、熱載流子、金屬化、靜電放電.通過對(duì)國(guó)內(nèi)外現(xiàn)狀的分析，主要介紹了影響微電子器件可靠性的四個(gè)主要因素及其產(chǎn)生原理，并提出了提高微電子器件可靠性的解決方案及措施.
目前，飛速發(fā)展的微電子技術(shù)和不斷縮小的器件尺寸，都使得由于器件可靠性而造成的影響越來越嚴(yán)重.以靜電放電(Electro Static Discharge，ESD)為例，在靜電放電失效的基本機(jī)理研究方面，中美兩國(guó)研究人員對(duì)過電壓場(chǎng)致失效和過電流熱致失效的定義、原理以及在何種器件中哪種失效更容易發(fā)生等方面都研究得非常透徹.但是，具體到某一類型的微電子器件的ESD失效模式和基本機(jī)理，美國(guó)研究得更加充分且全面，并建立了 ESD [主要是人體模型(HBM)和帶電器件模型(CDM)] 的失效電路模型.另外，除了傳統(tǒng)的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件，美國(guó)還系統(tǒng)地研究了磁性讀寫頭、各種微電子芯片等器件[1].
目前，我國(guó)在微電子器件可靠性的研究方面加大了資金和技術(shù)投入，縮小了與美國(guó)的差距.但是對(duì)典型微電子系統(tǒng)的 ESD失效分析和對(duì)先進(jìn)的失效分析技術(shù)手段、方法的研究和運(yùn)用等方面仍然是我國(guó)科研工作者今后需要努力的方向.
1影響微電子器件可靠性的主要因素
影響微電子器件[如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)、垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(VDMOS)等]長(zhǎng)期工作可靠性最主要的失效機(jī)理包括：熱載流子效應(yīng)、柵氧化層及柵氧擊穿(即電介質(zhì)經(jīng)時(shí)擊穿，TDDB)、金屬化及電遷移、靜電放電(ESD).下面對(duì)這四種失效機(jī)理及可靠性模型等方面進(jìn)行詳細(xì)介紹.
1.1熱載流子效應(yīng)
熱載流子效應(yīng)是電路中重要的失效模式之一.在超大規(guī)模集成電路中，隨著柵氧化層厚度、結(jié)深和溝道長(zhǎng)度的減小，導(dǎo)致漏端電場(chǎng)增強(qiáng)，從而加劇了由熱載流子引起的可靠性問題.熱載流子注入氧化層會(huì)引起器件的閾值電壓漂移、跨導(dǎo)下降，甚至導(dǎo)致器件特性退化.隨著時(shí)間的推移，器件性能的退化將會(huì)導(dǎo)致整個(gè)電路失效.
1.1.1熱載流子效應(yīng)對(duì)器件的影響
首先是熱載流子對(duì)器件壽命的影響.由于熱載流子的注入，器件氧化層中電荷的分布被改變，從而導(dǎo)致器件性能的退化.熱載流子還可加速器件老化.對(duì)晶體管進(jìn)行最惡劣情況下的加速老化試驗(yàn)，可推算出常規(guī)條件下器件的壽命，由此可衡量熱載流子特性的優(yōu)劣 [2].
其次，熱載流子效應(yīng)的存在嚴(yán)重影響了場(chǎng)效應(yīng)管MOS集成電路集成度及電路和器件的可靠性.圖1為柵氧化層厚度為40 nm、30 V電壓條件下，MOS電容柵電流Ig隨時(shí)間t的變化關(guān)系.從圖中可知，在恒定電壓下，柵電流隨著時(shí)間的增加而減小.
1.1.2熱載流子效應(yīng)引起的失效現(xiàn)象[3]
(1) 雪崩倍增效應(yīng)
在小尺寸MOSFET中，隨著源—漏電壓的升高以及溝道長(zhǎng)度的縮短，夾斷區(qū)的電場(chǎng)也增強(qiáng).這時(shí)，通過夾斷區(qū)的載流子將從強(qiáng)電場(chǎng)獲得很大的漂移速度和動(dòng)能，就很容易成為熱載流子，同時(shí)這些熱載流子與價(jià)電子碰撞時(shí)還可產(chǎn)生雪崩倍增效應(yīng).
(2) 閾值電壓漂移
若夾斷區(qū)的一些熱載流子與聲子發(fā)生碰撞，得到了指向柵氧化層的動(dòng)量，那么這些熱載流子就有可能注入柵氧化層中;進(jìn)入柵氧化層中的一部分熱載流子還有可能被陷于氧化層中的缺陷處，變成固定的柵氧化層電荷，從而引起閾值電壓漂移和整個(gè)電路性能的變化.
(3) MOSFET性能的退化
溝道內(nèi)的'一小部分有足夠高能量的熱載流子可以越過Si-SiO2界面的勢(shì)壘(電子勢(shì)壘高度Eb約為3.2 eV，空穴的Eb約為4.9 eV)，并且注入柵SiO2層中形成柵極電流Ig.此柵極電流盡管很小，但熱電子注入柵SiO2層中將會(huì)引起界面陷阱積蓄電荷，并且，電荷的積累經(jīng)過一段時(shí)間之后會(huì)使器件性能退化，導(dǎo)致閾值電壓漂移、跨導(dǎo)降低和亞閾值斜率增大，甚至柵氧化層擊穿.
(4) 寄生晶體管效應(yīng)
當(dāng)有較大的襯底電流Isub流過襯底(襯底電阻為Rsub)時(shí)將產(chǎn)生電壓降(Isub·Rsub)，使得源—襯底的N+-P結(jié)正偏，從而形成一個(gè)“源—襯底—漏”的寄生N+-P-N+晶體管.該寄生晶體管與原來的MOSFET并聯(lián)構(gòu)成了一個(gè)復(fù)合結(jié)構(gòu)的器件.這種復(fù)合結(jié)構(gòu)導(dǎo)致了短溝道MOSFET發(fā)生源—漏擊穿，還會(huì)導(dǎo)致CMOS電路中的閂鎖效應(yīng)，使伏安特性曲線出現(xiàn)回滯現(xiàn)象.
1.2金屬化及電遷移
電遷移是指在很大電流的作用下，金屬原子發(fā)生擴(kuò)散遷移的一種物理現(xiàn)象.電遷移中原子擴(kuò)散方向與電子流動(dòng)方向相同.電遷移將使得原子源源不斷地由陰極向陽極擴(kuò)散，并逐漸導(dǎo)致在陰極形成空洞，在陽極則發(fā)生原子的堆積.這種過程將隨導(dǎo)電截面積的減小而加速進(jìn)行，最終導(dǎo)致器件的失效[4].
電遷移現(xiàn)象是在直流電流作用下金屬中的離子產(chǎn)生位移所致.首先表現(xiàn)為電阻值的線性增加，到一定程度后就會(huì)引起金屬膜局部虧損而出現(xiàn)空洞，或引起金屬膜局部堆積而出現(xiàn)小丘或晶須，造成金屬互連線短路失效，嚴(yán)重影響集成電路的壽命.在器件向亞微米、深亞微米發(fā)展中，金屬互連線的寬度不斷減小，電流密度不斷增加，更易于因電遷移而失效[5].
1.3靜電放電(ESD)
在傳統(tǒng)的微電子器件中靜電放電的能量由于影響較小，人們很難察覺.但是在高密度微電子器件中則可能因?yàn)殪o電電場(chǎng)和靜電放電電流引起失效，或造成“軟擊穿”現(xiàn)象，導(dǎo)致設(shè)備鎖死、復(fù)位、數(shù)據(jù)丟失和不可靠.這都對(duì)設(shè)備的正常工作產(chǎn)生較大影響，使設(shè)備的可靠性降低，甚至造成設(shè)備的損壞.據(jù)統(tǒng)計(jì)，在集成電路工業(yè)中由ESD引起的損失高達(dá)25%，因此，由ESD導(dǎo)致的損失是一個(gè)很嚴(yán)重的問題.1.3.1ESD模型的分類
根據(jù)靜電產(chǎn)生的原因和對(duì)電路放電方式不同，在集成電路中常用的ESD模型有四種：人體模型(HumanBody Model，HBM);機(jī)器模型(Machine Model，MM);器件充電模型(ChargedDevice Model，CDM);電場(chǎng)感應(yīng)模型(FieldInduced Model，F(xiàn)IM).圖2為2 kV HBM、200 V MM與1 kV CDM的放電電流I比較.其中，雖然HBM的電壓比MM的電壓高，但是200 V MM的放電電流卻比2 kV HBM的放電電流大得多，因此機(jī)器放電模型對(duì)集成電路IC的破壞力更大.在不到1 ns的時(shí)間內(nèi)，1 kV CDM的放電電流最高可達(dá)到15 A.所以CDM的靜電更易造成集成電路的損傷[6].
1.3.2ESD失效種類[7]
(1) 直接損傷
直接損傷是由電流產(chǎn)生的功耗引起的.它會(huì)熔化器件的一部分并造成故障.當(dāng)電子器件暴露于ESD應(yīng)力，該設(shè)備可能無法正常工作.ESD應(yīng)力所造成的高電流使器件溫度升高，可能會(huì)造成金屬熔化，PN結(jié)或氧化層擊穿.IC內(nèi)部晶體管會(huì)因?yàn)镋SD電流產(chǎn)生的散熱造成永久性物理傷害.這些損傷產(chǎn)生的原理如圖3所示.焦耳熱產(chǎn)生的溫度上升可導(dǎo)致熔化的金屬膜晶體管的PN結(jié)尖峰長(zhǎng)絲，PN結(jié)擊穿.金屬膜的熔化會(huì)導(dǎo)致開路.而PN結(jié)的擊穿可以通過退化的電流-電壓特性曲線觀察到，這時(shí)的曲線上會(huì)有一個(gè)異常的結(jié)漏電流.在最嚴(yán)重的情況下，ESD引起的功耗可以同時(shí)產(chǎn)生結(jié)細(xì)絲、結(jié)尖刺和金屬熔化.另一方面，ESD引起的電壓也可以在絕緣層上產(chǎn)生電場(chǎng)，絕緣層的擊穿電場(chǎng)強(qiáng)度越大，越會(huì)發(fā)生絕緣層的擊穿.
(2) 潛在損傷
強(qiáng)電場(chǎng)也會(huì)引起電荷注入.Si-SiO2界面處的強(qiáng)電場(chǎng)會(huì)加速表面處的載流子運(yùn)動(dòng).當(dāng)載流子獲得足夠的能量時(shí)就能越過Si-SiO2界面勢(shì)壘，并注入氧化層[如圖4(a)].此時(shí)，失效分析手段無法在氧化層中發(fā)現(xiàn)物理損傷，但氧化層的電荷狀態(tài)變化可能會(huì)導(dǎo)致器件晶體管的電流-電壓特性改變.電荷注入會(huì)使電路退化，但與破壞性失效不同的是，它并不會(huì)使器件完全失效，所以稱為ESD引起的潛在損傷，圖4(b)是它的極限形式(氧化層擊穿).潛在的損害難以確定，因?yàn)榧词巩a(chǎn)生了一定退化，設(shè)備仍然可以工作.然而，如果一個(gè)芯片中含有潛在損傷的晶體管，那么整個(gè)芯片就有可能出現(xiàn)過早失效或芯片故障.一些基本的特性測(cè)試(如漏電流測(cè)量等)可以確定破壞性的損傷，但是潛在損傷卻很難檢測(cè)出來.
1.4柵氧化層及柵氧擊穿
隨著MOS集成電路微細(xì)化的發(fā)展，柵氧化層向薄膜方向發(fā)展.而電源電壓卻不宜降低，在較高的電場(chǎng)強(qiáng)度下，使柵氧化層的性能成為一個(gè)突出的問題.柵氧化層抗電性能不好將引起MOS器件電參數(shù)不穩(wěn)定，如閾電壓漂移、跨導(dǎo)下降、漏電流增加等，甚至引起柵氧化層的擊穿.柵氧化層擊穿作為MOS電路的主要失效模式已成為目前國(guó)際上關(guān)注的熱點(diǎn).柵氧化層擊穿主要分為四種：本征擊穿(瞬時(shí)擊穿);非本征擊穿;經(jīng)時(shí)擊穿TDDB;軟擊穿.
有關(guān)氧化層TDDB問題的研究很多，其中最受重視的是氧化層的TDDB壽命.在20世紀(jì)70年代后期，根據(jù)實(shí)驗(yàn)數(shù)據(jù)，有研究人員提出了關(guān)于柵氧化層TDDB壽命拓展的經(jīng)驗(yàn)式，即式中：TF為中期壽命;ΔH*0為柵氧化層TDDB激活焓;T為溫度;kB為玻爾茲曼常數(shù);γ為電場(chǎng)加速因子;Eox為氧化層電場(chǎng)強(qiáng)度.
針對(duì)上述經(jīng)驗(yàn)式，提出了兩種經(jīng)典模型：
(1) E模型：由熱化學(xué)擊穿模型得到.該模型認(rèn)為氧化層的退化與擊穿是電場(chǎng)作用的結(jié)果，由缺陷的產(chǎn)生和積累決定，即
式中：Q1為E模型過程的激活能.
(2) 1/E模型：由空穴擊穿模型得到.該模型在電子隧穿注入的基礎(chǔ)上，認(rèn)為氧化層擊穿是由空間電荷積累造成的，并認(rèn)為擊穿所需的總俘獲空穴電荷量一定，即[8]
式中：G為1/E模型的電場(chǎng)加速因子; Q2為1/E模型過程的激活能.
圖5為E模型、1/E模型與TDDB實(shí)驗(yàn)數(shù)據(jù)的對(duì)比.由圖中可以看出，在低場(chǎng)強(qiáng)中，E模型與實(shí)驗(yàn)數(shù)據(jù)的吻合較好，而采用1/E模型估計(jì)的中期壽命TF值偏大;在高場(chǎng)強(qiáng)中，1/E模型與實(shí)驗(yàn)數(shù)據(jù)的吻合較好，而E模型估計(jì)的TF值偏小.從實(shí)際應(yīng)用看，在工業(yè)中，由于E模型比1/E模型計(jì)算的壽命要短，所以工業(yè)上一般采取E模型.
2提高微電子器件可靠性的主要措施
2.1抑制熱載流子效應(yīng)的措施
在設(shè)計(jì)超大規(guī)模集成電路時(shí)，可采用減小溝通道長(zhǎng)度、減薄氧化層厚度以及相應(yīng)增加摻雜濃度等方法達(dá)到高速度和高集成度的設(shè)計(jì)要求.但是，這些綜合結(jié)果卻易導(dǎo)致熱載流子的產(chǎn)生.針對(duì)上述情況，可通過以下方法抑制熱載流子效應(yīng)：
(1) 減小漏結(jié)附近的電場(chǎng)，可使熱載流子發(fā)射的可能性降低.
(2) 改善柵氧化層的質(zhì)量，采用完美的干法氧化工藝，降低熱載流子陷阱密度和俘獲截面，能夠減小由于熱載流子注入柵氧化層而對(duì)器件性能的影響.
(3) 可在電路和版畫設(shè)計(jì)上采取如采用鉗位器件或適當(dāng)增大寬長(zhǎng)比等措施.
(4) 采用一些新結(jié)構(gòu)，如低摻雜漏(Lightly Doped Drain，LDD)結(jié)構(gòu)等，可提高擊穿電壓，減少碰撞電離.
2.2改善金屬化引起可靠性問題的方法[9]
目前，提高半導(dǎo)體器件金屬化和接觸可靠性的主要方法有界面效應(yīng)、合金效應(yīng)、覆蓋效應(yīng)和回流效應(yīng).
(1) 界面效應(yīng)
因?yàn)槠骷阅艿奶岣撸瑹犭姂?yīng)力在器件金屬化單位面積上不斷增大，導(dǎo)致金屬與金屬、金屬與半導(dǎo)體之間的界面擴(kuò)散及反應(yīng)的幾率增大，或許會(huì)形成金屬與金屬的高阻化合物，上層金屬穿過阻擋層進(jìn)入半導(dǎo)體中也可能使器件漏電增大或結(jié)短路.因此，界面效應(yīng)成為目前急需解決的問題.解決界面效應(yīng)最有效的方法是選擇一個(gè)合適的阻擋層.事實(shí)上，為了防止金屬與金屬以及金屬與半導(dǎo)體的反應(yīng)及擴(kuò)散，引入了金屬阻擋層.TiN熔點(diǎn)高，熱穩(wěn)定性和化學(xué)穩(wěn)定性好，有極高的硬度和較低的電阻率，干法和濕法刻蝕工藝成熟，與硅的粘附性較好，因此是一種高性能的阻擋層材料.(2) 合金效應(yīng)
在中小功率器件和集成電路中，由于Al金屬化系統(tǒng)工藝簡(jiǎn)單成熟，并且價(jià)格便宜，所以被普遍采用.但是Al的一個(gè)很大問題是容易產(chǎn)生電遷移.為了改善Al的電遷移壽命，在Al中加入少量的Cu可以大大改進(jìn)Al膜的電遷移壽命(1～2個(gè)數(shù)量級(jí)).另外，事先在Al中加入少量Si可以減小互溶，這樣不僅提高了Al的電遷移壽命，還解決了由于Al-Si 界面互溶而引起的短路失效問題.所以人們將兩者結(jié)合，采用Al-Si-Cu合金，發(fā)現(xiàn)Al的電遷移壽命顯著增加，并且限制了Al、 Si的互溶.
(3) 覆蓋效應(yīng)
在金屬薄膜上覆蓋介質(zhì)后，不僅可有效提高設(shè)備的抗劃傷性、抗腐蝕、抗電遷徙、抗電流浪涌和抗離子粘污能力，還可改善薄膜的微觀結(jié)構(gòu).總之，介質(zhì)覆蓋可以增強(qiáng)薄膜的抗電遷徙能力，提高調(diào)制傳遞函數(shù)(MTF).這是表面抑制、熱沉效應(yīng)和壓強(qiáng)效應(yīng)綜合作用的結(jié)果.
(4) 回流效應(yīng)
從理論上說，總有一個(gè)時(shí)刻，正向電遷徙動(dòng)和回流將完全抵消，使凈離子遷徙流為零.顯然，回流可被用來降低電遷徙動(dòng)失效，提高金屬化可靠性.因此，人們提出了超大規(guī)模集成電路的三層金屬化歐姆接觸孔回流加固結(jié)構(gòu).
2.3ESD防護(hù)措施
2.3.1建立防靜電環(huán)境
通常采用以下措施建立防靜電環(huán)境：
(1) 使用等電位連接的方法，即所有表面都連接在一個(gè)可靠的接地體上.這些表面使得靜電荷積累減小，并且可以控制電荷以泄入到大地，從而防止不同的對(duì)象和靜電電荷之間的電位差，還可有效地釋放靜電電荷.
(2) 采用防靜電周轉(zhuǎn)箱、防靜電包裝袋以防止起電.
(3) 使用防靜電服裝、防靜電鞋.一方面，它們可有效地抑制靜電荷的產(chǎn)生;另一方面，當(dāng)它們與地接觸時(shí)，還能達(dá)到釋放靜電荷的功能.另外，將防靜電劑噴涂在物體表面，也可有效抑制靜電荷的積累.
(4) 使用離子風(fēng)靜電消除器并適當(dāng)控制濕度，能夠消除絕緣材料表面的靜電荷.
(5) 采用測(cè)量監(jiān)控的方法，使用靜電檢測(cè)儀檢測(cè)人體是否帶靜電，監(jiān)測(cè)防靜電設(shè)施是否正常[10].
2.3.2設(shè)計(jì)過程中的防護(hù)措施
以電源和地之間的保護(hù)為例，可采用反饋及動(dòng)態(tài)延時(shí)結(jié)構(gòu)檢測(cè)電路的電源和地的ESD保護(hù)電路.這種電路占用芯片面積小，使用相移電路(RC電路)偵測(cè)ESD電壓，把偵測(cè)到的電壓通過一個(gè)反相器輸送到襯底觸發(fā)場(chǎng)氧器件(STFOD)上，釋放靜電電流.STFOD器件具有較強(qiáng)的單位靜電釋放能力.這種電路的 ESD 脈沖上升時(shí)間僅10 ns左右，電路正常上電延遲時(shí)間大概是1 μs～1 ms，而ESD偵測(cè)電路中RC電路時(shí)間常數(shù)介于兩者之間.
由于采用了反饋及動(dòng)態(tài)延時(shí)結(jié)構(gòu)，使得電路能夠在靜電發(fā)生時(shí)間內(nèi)迅速地將靜電電流釋放，及時(shí)將保護(hù)電路關(guān)閉，避免器件的柵氧化層因電擊穿而遭到破壞.
2.4改善柵氧化層擊穿影響器件可靠性的措施
在柵介質(zhì)中引入適量N可提高器件的抗擊穿能力.這主要是由于N具有補(bǔ)償SiO2中O3≡Si和Si3≡Si等由工藝引入的氧化物陷阱和界面態(tài)陷阱的作用，從而減少初始固定正電荷和Si-SiO2界面態(tài).柵介質(zhì)的擊穿主要是由于正電荷的積累引起的，因此在柵介質(zhì)中引入適量的N可以改善柵介質(zhì)的性能[11].另外，通過比較TDDB值及其失效分布可以評(píng)估集成電路氧化、退火、拋光、清洗、刻蝕等工藝對(duì)柵氧化層質(zhì)量的影響.工藝中要采取有效的潔凈措施，防止沾污.熱氧化時(shí)采用二步或三步氧化法生長(zhǎng)SiO2層.可以用化學(xué)氣相沉積(CVD)生長(zhǎng)SiO2或摻雜氮氧化物以改進(jìn)柵氧化層質(zhì)量.
3結(jié)論
微電子器件可靠性主要受四方面的影響：熱載流子效應(yīng)、柵氧化層及其擊穿效應(yīng)、金屬化及靜電放電(ESD).雖然完全去除以上影響是不可能的，但要盡可能采取適當(dāng)措施提高器件的可靠性.從目前的研究結(jié)果看，可以比較有效地改善微電子器件可靠性的預(yù)防措施有：一是采用減小溝通道長(zhǎng)度、減薄氧化層厚度以及相應(yīng)增加摻雜濃度的方法減小熱載流子效應(yīng)對(duì)微電子器件可靠性的影響;二是采用界面效應(yīng)、合金效應(yīng)、覆蓋效應(yīng)和回流效應(yīng)等方法，使金屬化及電遷移對(duì)微電子器件可靠性的影響降到最低;三是建立防靜電環(huán)境，采用反饋以及動(dòng)態(tài)延時(shí)結(jié)構(gòu)檢測(cè)電路都可以很好地預(yù)防ESD對(duì)器件的損傷，提高微電子器件的可靠性;四是在柵介質(zhì)中引入適量的N可以提高器件的抗擊穿能力，降低柵氧化層擊穿效應(yīng)發(fā)生的概率，使微電子器件的可靠性有所提高.
【微電子元器件的可靠性研究論文】相關(guān)文章：